レゾルバからデジタルへのコンバーター(HSDC / HRDC1459シリーズ)

Sales レゾルバからデジタルへのコンバーター(HSDC / HRDC1459シリーズ)

レゾルバからデジタルへのコンバーター(HSDC / HRDC1459シリーズ)シンクロ/レゾルバ-デジタルコンバーターは、モデルIIサーボの原理に基づいて設計された連続追跡用のハイブリッド統合変換デバイスです。このシリーズの製品は、MCMプロセスによって設計および製造されており、コア要素は、当研究所が独自に開発した特殊なチップを採用しています。ピン配列は、American DDC社のSDC14560シリーズ製品と互換性があり、16ビット並列ナチュラルバイナリコードデータラッチ出力、36ラインDIP完全密閉金属パッケージ、高精度、少量、低消費電力、軽量という利点があります。信頼性が高く、航空機、海軍艦艇、大砲、ミサイル、レーダー、戦車などの重要な戦略兵器や戦術兵器に広く使用できます。
  • :
  • :
  • :

製品の詳細  

1. Synchro / Resolver-Digital Converter(HSDC / HRDC1459シリーズ)の機能(外観については、図1を参照)

内部差動分離変換

16ビット解像度
精度:2角分
スリーステートラッチ出力
高い連続追跡速度
36線式耐塩霧金属シールDDIPパッケージ
DDC会社のモデルSDC14560と互換性のあるピンツーピン

2. Synchro toDigitalConvertersまたはResolvertoDigital Converters(HSDC / HRDC1459シリーズ)の適用範囲

軍用サーボ制御システム;アンテナ監視;レーダー制御システム;

海軍船舶用のナビゲーションシステム。大砲制御システム;フライトof計器システム;航空電子システム;コンピューター化された数値

制御(CNC)マシン;ロボット技術。

3.一般ofシンクロからデジタルへのコンバーターまたはレゾルバからデジタルへのコンバーター(HSDC / HRDC1459シリーズ)

HSDC/HRDC1459シリーズシンクロ/レゾルバ-デジタルコンバーターはハイブリッドです
で設計された連続追跡用の統合変換デバイスモデルIIサーボの原理。このシリーズの製品は、
MCMプロセスで製造され、コア要素は特別なチップを採用しています
当研究所が独自に開発しました。ピン配列は
アメリカのDDC社のSDC14560シリーズ製品と互換性があり、16ビット
パラレルナチュラルバイナリコードデータラッチ出力、36ラインDIP完全に
密封された金属パッケージは、高精度、小型の利点があります
ボリューム、低消費電力、軽量、高信頼性など、そして、次のような重要な戦略的および戦術的な武器で広く使用することができます
航空機、海軍艦艇、大砲、ミサイル、レーダー、戦車など。
4.電気的性能(表1、表2)
シンクロからデジタルへのコンバーターまたはレゾルバからデジタルへのコンバーター(HSDC / HRDC1459シリーズ)
表1定格条件と推奨動作条件
絶対最大評価値

論理電源電圧VL:+ 7V

供給電圧Vs:±17.5V
信号電圧V1:定格値±20%基準電圧VRef:定格値±20%動作周波数f:定格値±20%
保管温度Tstg:-65〜150℃推奨動作条件
論理電源電圧VL:5±0.5V供給電圧Vs:15±0.75V
信号電圧V1:定格値±10%基準電圧VRef:定格値±20%動作周波数f:定格値±20%
動作温度範囲(TA):-55℃〜125℃注:*は、ユーザーの要件に応じてカスタマイズできることを示します。表2電気的特性パラメータ
条件HSDC14569シリーズ(VS u003d 15V、VL u003d + 5V)
軍事標準(Q / HW20725-2006)2V最小
最大解像度バイナリシステムのパラレルデジタルコード
16ビット2V正確さ
動作周波数の信号電圧、基準電圧、変動範囲の±10%-2角分+2角分
参照頻度の範囲50Hz2600Hz
基準電圧の範囲115V参照入力インピーダンス
4.4kΩ0129.2kΩ
信号電圧の範囲090V
信号入力インピーダンス04.4kΩ
102.2kΩ信号/基準位相シフト—70°
+70°入力ロジックレベルロジック「1」≥3.3V
ロジック「0」≤0.8V入力0.8V
入力0.8V
入力0.8V
出力ロジックレベルロジック「1」≥3.3V
ロジック「0」≤0.8Vデジタルアングルコード出力
ロジック「1」≥3.3Vロジック「0」≤0.8V
ビジー信号(CB)出力の変換200ns600ns
障害検出ビット出力ロジック「0」は障害を示します積載能力
3TTL追跡速度
2.5rps加速定数

12500of決済時間
850ms

角速度電圧(Vel)出力of—10V

+ 10V
現在
VS u003d + 15V
10mA
Curve of step response
VS u003d —15V
15 mA
VL u003d + 15V
20 mA
5.ステップ応答
シンクロからデジタルへのコンバーターまたはレゾルバからデジタルへのコンバーター(HSDC / HRDC1459シリーズ)

入力信号でステップまたは初期電源オンが発生すると、
最大トラッキングの制限により、応答が禁止されます速度。出力デジタル角度の発振プロセスを以下に示します。図2:6.動作原理(図3)
シンクロからデジタルへのコンバーターまたはレゾルバからデジタルへのコンバーター(HSDC / HRDC1459シリーズ)
シンクロ(またはリゾルバー)の入力信号は、内部の差動絶縁を介して直交信号に変換されます。


Time sequence of data transfer
Vsin u003d KE0sin(ωt+α)sinθ(sin)

Vcos u003d KE0sin(ωt+α)cosθ(cos)ofここで、θはアナログ入力角度です。

 MTBF-temperature curve
図2ステップ応答の曲線

これらの2つの信号と内部リバーシブルカウンターのデジタル角度φof サイン関数とコサイン関数の乗数で乗算され、

Pin designation (Bottom view)
エラー処理:

KE0sin(ωt+α)(sinθcosϕ-cosθsinϕ)、つまりKE0sin(ωt+α)sin(θ-ϕ)
信号は、後に電圧制御発振器に送信されます
増幅、位相弁別、統合ろ過(θ-φ≠0、電圧制御発振器はパルスを出力し、 の精度内でθ-φがゼロになるまで、可逆カウンターカウント コンバーター、このプロセス中に、変換はの変化を追跡します 常に入力角度。読み方:
1S1データ転送には、次の2つの方法を使用できます。25(1)禁止方法:
2S2640ns後26ロジックロー、出力データは有効であり、コンバータはを介してデータ転送を実現します
3S327。禁止が解除されると、システムはデータ更新のためにビジーパルスと等しい幅のパルスを自動的に生成します。(2)バストモード:
4S4ビジーパルスの立ち上がりエッジでは、スリーステートリバーシブルカウンターがカウントされます。ビジーパルスの下降エッジで、スリーステートラッチのデータを更新するために、ビジーパルスと等しい幅のラッチパルスを内部で生成します。データ転送の時系列は、図4に示されています。ビジーロジックが低い場合、データの安定した転送が有効です。非同期読み取りモードでは、ビジー出力はCMOSレベルのパルス列です。高レベルと低レベルの幅は、選択したデバイスの動作周波数と回転速度によって異なります。28VL図4データ転送の時系列
7. MTBF曲線(図5)シンクロからデジタルへのコンバーターまたはレゾルバからデジタルへのコンバーター(HSDC / HRDC1459シリーズ)図5MTBF-温度曲線298.ピンの指定(図6、表3)シンクロからデジタルへのコンバーターまたはレゾルバからデジタルへのコンバーター(HSDC / HRDC1459シリーズ)
19図6ピンの指定(底面図)(注:GJB / Z299B-98によると、良好な地盤状態が想定されています)30NC表3ピンの指定
20RLピン31シンボル意味
21ピンシンボル32VS意味
22リゾルバ入力S1(またはシンクロ入力S1)下位8ビットのデジタル対応制御33リゾルバ入力S2(またはシンクロ入力S2)上位8ビットのデジタル対応制御
23リゾルバー入力S3(またはシンクロ入力S3)RIPCLK34ゼロビット信号出力
リゾルバ入力S4(未接続のまま)
24CB+5V電源5月18日NCD1-D14

デジタル出力1(MSB)-14GND
接地RHi
基準信号入力のハイエンド接続なし
RL基準信号入力のローエンド

-VS
-15V電源
D15デジタル出力15).
+15V電源
D16
デジタル出力16(LSB)
禁止する

静的信号入力

ベル

  • 角速度電圧信号出力
  • 少し
  • 障害検出ビット出力
  • ビジー信号出力35-36
  • 接続なし
HRDC1459 Series-9
  • 注:D1〜D16
HRDC1459 Series-10
パラレルバイナリシステムのデジタルアングルコード出力エンドS1、S2、S3、S4


リゾルバー(またはシンクロ)の信号入力ofRHi

基準信号入力のハイエンド
Table of weight values


基準信号入力のローエンドof低い

8ビット桁対応の信号入力。このピンはの論理入力ピンです。ofデータゲーティング制御、その機能はスリーステート制御を実行することです

Connection diagram for typical application
Outside view and dimensions of package
コンバータの下位8ビット出力データの外部。低レベルは
有効な場合、コンバータの下位8ビット出力データがデータを占有します

バス;ハイレベルでは、下位8ビット出力データのピンがハイになります

抵抗状態であり、デバイスはデータバスを占有しません。有効リリース遅延時間は600ns(最大)です。

より高い

8ビット桁対応の信号入力。このピンはの論理入力ピンです。

データゲーティング制御、その機能はスリーステート制御を実行することです

コンバータの上位8ビット出力データの外部。低レベル

が有効な場合、コンバータの上位8ビット出力データがデータバス;ハイレベルでは、上位8ビット出力データのピンがハイになります。

抵抗状態であり、デバイスはデータバスを占有しません。有効

リリース遅延時間は600ns(最大)です。

静的を禁止する

信号入力、このピンは制御ロジックの入力ピンであり、その機能

オプションを実現するためにコンバーターの外部にデータを出力することです

Niラッチまたはバイパス制御。高レベルでは、の出力データ

コンバーターはラッチせずに直接出力します。低レベルでは、出力

コンバータのデータはラッチされ、データは更新されませんが、内部ループは中断されず、追跡はすべての

時間、Inhibitはプルアップ抵抗を内部に接続しました。 600ns(最大)の遅延後

Au 静的信号の下降エッジで、データは安定します(

デバイスはデータバスを占有します。つまり、データはいつ出力されますか。の状態について

CB「ビジー」信号出力、この信号はバイナリコードかどうかを示します


コンバーターの出力が有効かどうか。角度入力の変更時 0.33角分に達すると、CBエンドは正のパルスを出力します。of400nsの幅(標準)。 CBが高レベルの場合、それは

Part numbering key
コンバーターはデータ変換を行っており、この時のデータ出力

無効です; CB信号の下降エッジの600ns(最大)遅延後、
HRDC1459 Series-16
データが安定し、この時点で更新されたデータ出力が有効になります。

ビット障害
検出ビット出力、ハイレベルは正常な動作を示します
コンバーター、信号線が断線した場合、またはコンバーター
正常に追跡できない場合、このビットは高レベルから低レベルに変化します




Tags :
Leave A Message
If you are interested in our products and want to know more details,please leave a message here,we will reply you as soon as we can.
X

Home

Supplier

Leave a message

Leave a message

If you are interested in our products and want to know more details,please leave a message here,we will reply you as soon as we can.